在EDA領(lǐng)域，人工智能得到最多關(guān)注的領(lǐng)域是如何實現(xiàn)設(shè)計的優(yōu)化。這里的設(shè)計優(yōu)化，指的是如何在一個搜索空間巨大的設(shè)計空間中，高效地搜索到*解。這里的具體任務(wù)可以包括*布局布線，以及驗證和測試的輸入組合等。

　　對于這些問題的人工智能解決方案，目前工業(yè)界大致又可以分為兩類。*類是規(guī)模足夠大并且自身就有強大人工智能研發(fā)能力以及芯片設(shè)計流程定制化能力的巨頭。這類巨頭公司可以有能力自主研發(fā)相關(guān)的人工智能技術(shù)并且應(yīng)用在自研的芯片設(shè)計流程中，以改善設(shè)計流程的效率和芯片質(zhì)量。在這類公司中，*有代表性的就是谷歌。谷歌擁有全球最*的人工智能團隊，同時也擁有自研的芯片TPU，最關(guān)鍵的是谷歌的團隊還非常熱衷于將人工智能應(yīng)用在各種新的應(yīng)用場景，因此谷歌使用人工智能來提升芯片設(shè)計也是情理之中。根據(jù)谷歌發(fā)表在*期刊《Nature》上的論文《A graph placement methodology for fast chip design》，我們知道它已經(jīng)應(yīng)用了人工智能來大幅改善自研芯片布局布線的能力，其使用強化學(xué)習(xí)模型的布局布線算法實現(xiàn)的性能已經(jīng)超越了人工布局布線的結(jié)果，最關(guān)鍵的是該技術(shù)已經(jīng)使用在了多代谷歌TPU中。換句話說，谷歌使用人工智能來設(shè)計自研的人工智能芯片(TPU)，從而用來進一步訓(xùn)練更強大的人工智能來設(shè)計更下一代的人工智能芯片——這樣的正向循環(huán)目前看起來至少在谷歌這邊已經(jīng)是初見端倪。

　　除了谷歌之外，Nvidia在人工智能布局布線技術(shù)上也有了不少積累，其研究團隊上個月發(fā)表的研究結(jié)果表明，其自研的人工智能算法DREAMPlace/AutoDMP可以在短短2.5小時內(nèi)完成256核RISC-V處理器的布局任務(wù)，其性能并且超越了其他的相關(guān)算法。當(dāng)然，這里的人工智能模型是運行在了Nvidia強大的多卡GPU服務(wù)器上面，雖然Nvidia并沒有明確表示這個自研人工智能布局算法的商用化情況但是我們認為當(dāng)它足夠成熟后非常有希望能改善下一代Nvidia GPU的設(shè)計效率和質(zhì)量。

　　除了自研芯片和AI算法的巨頭之外，另一個業(yè)界相關(guān)領(lǐng)域有重要動作的就是傳統(tǒng)的EDA廠商。無論是Cadence還是Synopsys都已經(jīng)宣布大力投入人工智能研發(fā)數(shù)年之久，而在最近Cadence 和Synopsys都有相關(guān)的產(chǎn)品發(fā)布。在不久前舉辦的SNUG 2023上，Synopsys發(fā)布了稱為Synopsys.ai的由人工智能驅(qū)動的新一代EDA工具，其中包括了用于優(yōu)化設(shè)計的DSO.ai，用于高效生成驗證向量并提高debug效率的VSO.ai，以及用于生成測試向量的TSO.ai。根據(jù)Synopsys的官方數(shù)據(jù)，DSO.ai主要用于提升設(shè)計空間的優(yōu)化從而實現(xiàn)PPA的提升，目前已經(jīng)有160個使用DSO.ai流片的芯片，DSO.ai可以實現(xiàn)多達15%的功率降低，并可以大大降低設(shè)計時間(多達三倍)。而使用VSO.ai和TSO.ai，用戶也可以大大降低驗證和測試所需要的時間并提升效率。Cadence則也在四月初發(fā)布了Allegro X，其中的人工智能特性可以自動高效生成PCB設(shè)計的布局和關(guān)鍵信號的布線，從而減少設(shè)計時間。

　　如果說設(shè)計/驗證優(yōu)化是傳統(tǒng)EDA工具最關(guān)注的領(lǐng)域的話，那么另一個重要但是并沒有在傳統(tǒng)EDA工具中得到足夠重視的就是設(shè)計輸入，尤其是數(shù)字邏輯設(shè)計相關(guān)的RTL代碼編寫輔助。這個領(lǐng)域之前一直被認為使用任何一個文本編輯器都可以做，因此一直不在EDA公司的視野之內(nèi);但是最近，隨著大語言模型的火熱以及使用大語言模型為Python等計算機代碼編寫提供輔助的copilot得到越來越多的應(yīng)用，事實上在RTL代碼編寫中使用類似的copilot技術(shù)也正在成為一個潛在的熱門方向。Copilot技術(shù)根據(jù)用戶編寫代碼的上下文自動提示和補全可能的代碼，從而減少用戶需要輸入的代碼量并且減少用戶代碼編寫過程中出現(xiàn)bug的可能性，從而大大增加用戶代碼編寫的效率，未來隨著能力的提升甚至可以越來越多地自動完成RTL代碼編寫，從而用戶只需要給出一個簡短的提示(prompt)，人工智能就可以給出一份代碼草稿供用戶使用。

　　綜上，目前EDA行業(yè)已經(jīng)正式進入了AI時代，未來我們可望看到更多人工智能賦能的EDA出現(xiàn)。

　　01 人工智能EDA背后的核心技術(shù)

　　如前所述，人工智能賦能EDA背后的核心技術(shù)分別是兩大里程碑式的技術(shù)，即強化學(xué)習(xí)和大語言模型。

　　首先，強化學(xué)習(xí)主要用于EDA中的優(yōu)化問題，包括最有布局布線，以及測試/驗證向量生成等。這類問題的主要挑戰(zhàn)點在于參數(shù)的優(yōu)化空間巨大，如果使用暴力搜索遍歷所有可能的參數(shù)組合并不現(xiàn)實(例如在布局問題中，每一個設(shè)計中的邏輯門都可以放在幾乎版圖上的任何地方，對于目前邏輯門數(shù)量規(guī)模輕易就上數(shù)千萬的設(shè)計來說暴力搜索恐怕等到地球上的生物滅絕也無法完成)。

　　傳統(tǒng)EDA使用的是啟發(fā)式的算法例如退火算法，應(yīng)當(dāng)說這類算法是取得了巨大的成功，它將布局布線問題的計算時間變得可控，從而創(chuàng)造了今天芯片領(lǐng)域的繁榮。啟發(fā)式算法的主要優(yōu)勢是計算速度較快，對于計算需求量較小，但是未必能找到全局*的設(shè)計參數(shù)。另一方面，強化學(xué)習(xí)的主要原理是從數(shù)據(jù)中學(xué)習(xí)不同參數(shù)組合的結(jié)果，從而能以數(shù)據(jù)驅(qū)動的方式學(xué)習(xí)到較為高效的參數(shù)空間搜索方法，如果算法設(shè)計得當(dāng)而且訓(xùn)練數(shù)據(jù)足夠好的話，可以實現(xiàn)比啟發(fā)式算法更好的效果。

　　2016年Deepmind的AlphaGo擊敗李世石使用的就是強化學(xué)習(xí)模型，該模型從現(xiàn)有的海量圍棋對弈數(shù)據(jù)中進行學(xué)習(xí)，從而能夠?qū)崿F(xiàn)對人類的超越。事實上，圍棋的優(yōu)化問題和EDA的優(yōu)化問題相類似，都是在一個巨大的搜索空間(例如圍棋中每一步都有非常高的自由度導(dǎo)致了很大的搜索空間，而EDA中布局布線和測試/驗證向量的生成也是類似)中以高效的形式找到*解，因此事實上在AlphaGO獲得成功的那段時間，學(xué)術(shù)界就已經(jīng)有不少關(guān)于將強化學(xué)習(xí)使用在EDA領(lǐng)域的探索，而到了今天我們終于看到強化學(xué)習(xí)技術(shù)落地在了EDA領(lǐng)域中。

　　除了強化學(xué)習(xí)之外，另一個關(guān)鍵的人工智能技術(shù)是大語言模型，它對于EDA行業(yè)的主要幫助在于能夠幫助工程師能加快代碼編寫的速度并降低出錯幾率。以ChatGPT為代表的大語言模型(Large Language Model，LLM)通過從海量的文本中學(xué)習(xí)規(guī)律，從而可以理解用戶以自然語言表達的需求，并且生成用戶可以理解的自然語言文本。這里的“自然語言”不僅包括了我們平時說的語言，還包括了我們編寫的編程語言，包括在電路設(shè)計中常用的Verilog等。目前，基于LLM的代碼編寫輔助工具中最成功的是Github的copilot，它可以幫助用戶自動完成代碼(例如用戶在輸入一行代碼的前幾個字符后，copilot就能預(yù)估用戶想要編寫的是什么樣的代碼并且提示用戶自動完成)以及自動尋找代碼中的bug。我們認為，通過將大語言模型在已有的RTL代碼上進行微調(diào)，未來非常有希望能出現(xiàn)一個幫助芯片設(shè)計工程師快速完成代碼編寫的工具，從而大大提升工程師的效率。

　　02 人工智能會如何影響工程師的工作？

　　人工智能驅(qū)動的EDA毫無疑問將會進一步推動半導(dǎo)體行業(yè)發(fā)展，然而芯片工程師會不會被人工智能搶了飯碗呢?我們認為，總體來說就如同之前EDA出現(xiàn)并沒有搶了當(dāng)年的芯片工程師飯碗一樣，下一代人工智能賦能的EDA也主要是一種提高效率的工具，并不會取代人類工程師。

　　首先，我們從前端設(shè)計領(lǐng)域說起。對于芯片來說，人工智能EDA主要能幫助的是使用大語言模型來提升數(shù)字邏輯設(shè)計的代碼編寫效率和質(zhì)量，因此并不存在取代的關(guān)系，而是提供了一個更加順手的工具。對于數(shù)字設(shè)計工程師來說，其最本質(zhì)的工作是把完成電路設(shè)計，例如將一個大的系統(tǒng)拆分為多個較小的功能模塊，完成每個模塊的功能和接口定義，并且使用代碼實現(xiàn)這些模塊。目前來看，人工智能大語言模型主要還是幫助完成代碼，而并非直接寫代碼;而且即使在未來人工智能能自動寫代碼了，它并不能取代數(shù)字設(shè)計工程師的本質(zhì)工作，即完成數(shù)字模塊的定義和設(shè)計。

　　在后端設(shè)計領(lǐng)域，基于強化學(xué)習(xí)的人工智能已經(jīng)能大幅提升布局布線的效率和質(zhì)量。目前，大多數(shù)芯片的設(shè)計流程是首先由工程師人工完成高層面的布局(floorplan)，在預(yù)估性能能達到目標(biāo)之后，再由EDA工具進行下一步的具體布局和布線，并且由工程師進行驗證和微調(diào)。我們認為，隨著人工智能實現(xiàn)的布局布線效率和質(zhì)量進一步提升，floorplan的工作有可能越來越多地交給EDA工具來做，工程師的職責(zé)越來越多的變?yōu)榻oEDA工具提供合理的constraint和優(yōu)化目標(biāo)，并且驗證EDA工具生成的設(shè)計的質(zhì)量。從這個角度來說，人工智能確實有可能會做更多目前工程師手工做的工作，但是這并不代表人工智能會取代這些工程師，而是可以讓這些工程師有了另外的職責(zé)(即給工具提供合理的輸入并驗證輸出)，并且提升整體的效率。對于其他的布局布線流程來說，人工智能更多的是提供一個質(zhì)量更高的工具，并不會取代工程師。

　　事實上，人工智能有可能會給芯片行業(yè)提供更多的崗位。我們知道，人工智能模型訓(xùn)練需要大量的數(shù)據(jù)，而且人工智能模型對于不同的設(shè)計可能會需要不同的微調(diào)訓(xùn)練。因此，芯片設(shè)計行業(yè)可能會需要更多能有針對性優(yōu)化人工智能的工程師。

　　03 人工智能EDA帶來的行業(yè)動態(tài)

　　最后，我們分析一下人工智能未來會如何進一步賦能EDA。

　　首先，芯片設(shè)計的規(guī)模越來越大，從另一個角度來看也就是設(shè)計的搜索空間也在越來越大。此外，隨著摩爾定律越來越接近物理極限，整體行業(yè)對于芯片設(shè)計PPA的要求也越來越高。因此，使用人工智能來驅(qū)動芯片設(shè)計性能的進一步提升會得到越來越多的應(yīng)用，而且我們認為在設(shè)計復(fù)雜度和自由度越高的地方，人工智能就能起到更大的作用。這些領(lǐng)域包括高級封裝，尤其是3D封裝;以及移動芯片、高性能計算芯片等對于芯片設(shè)計PPA有非常高要求的領(lǐng)域——這也是為什么我們看到谷歌和Nvidia這些主打高性能計算芯片的公司都在人工智能EDA領(lǐng)域有很大的投入，未來我們預(yù)計會有更多的這類公司使用人工智能EDA來改善PPA。

　　此外，另一個值得關(guān)注的要點是人工智能可能會給行業(yè)帶來新的變化，就是人工智能需要大量的數(shù)據(jù)去訓(xùn)練，而目前來看芯片設(shè)計的數(shù)據(jù)都是每個公司的知識產(chǎn)權(quán)，如何來確保訓(xùn)練出*的模型同時又確保知識產(chǎn)權(quán)不會被侵犯也是一個需要行業(yè)處理的問題。我們認為，擁有大量設(shè)計積累的大公司會是*批使用人工智能EDA的客戶，因為他們基于自己的設(shè)計數(shù)據(jù)已經(jīng)能訓(xùn)練出性能不錯的模型。至于設(shè)計積累較少的中小型公司或者成力時間較短的初創(chuàng)公司如何來使用人工智能EDA將會是一個值得整個行業(yè)思考的問題，例如是否會出現(xiàn)一些數(shù)據(jù)共享的組織，用來分享一些并不怎么敏感的設(shè)計來一起訓(xùn)練模型并共同使用，還是會有一些基于加密計算訓(xùn)練的方法可以在盡可能保護設(shè)計知識產(chǎn)權(quán)的同時讓模型能使用盡可能多的數(shù)據(jù)來完成訓(xùn)練，都是有可能的方向。